인텔, 고성능 컴퓨팅 기반 재설계 차세대 인텔® 제온 Phi™ 프로세서, 기존 제품의 최대 3배 향상된 성능, 저 전력 제공 국제 슈퍼 컴퓨팅 컨퍼런스에서 인텔은 최신 세대 제품에 관한 코드 최적화 투자의 이점을 확대시키는 새로운 ‘인텔® 제온 Phi™ 프로세서(코드명: 나이츠 랜딩-Knights Landing)’의 세부사항을 발표했다.인텔® 제온 Phi™ 프로세서는 △온-패키지 △고대역폭 △온-패키지 메모리와 통합되는 빠른 속도의 패브릭이 특징이다. 오늘날 메모리와 패브릭은 슈퍼컴퓨터의 성능과 집적도를 결정하는 중요 구성 요소이다.‘인텔® 옴니 스케일 패브릭’으로 불리는 새로운 상호 연결 기술은 차세대 고성능 컴퓨팅(HPC)의 요구사항에 맞춰 설계됐다. 차세대 인텔 제온 Phi 프로세서와 향후 인텔 제온 프로세서에도 통합될 예정이다. HPC 최적화 아키텍처 기반의 패브릭을 동반한 통합은 HPC 구축 시 요구되는 성능과 확장성, 안정성, 전력, 밀집도를 충족할 수 있다. 새로운 패브릭은 대량 생산을 통해 엔트리 수준의 성능과 가격 균형을 유지할 예정이다. 인텔 워크스테이션 · HPC의 찰스 위슈파드(Charles Wuischpard) 총괄 매니저(부사장)는 “인텔은 인텔 옴니 스케일 패브릭을 나이츠 랜딩에 통합함으로써 HPC 시스템의 기본 빌딩 블록을 근본적으로 재설계 하고 있으며, 이는 HPC 산업 분야의 주요 이정표가 될 것이다”라며 “나이츠 랜딩은 오늘날 메모리와 입 · 출력 성능의 문제를 해결할 진정한 의미의 다중 코어 프로세서”라고 말했다. 또 “이를 통해 프로그래머들은 기존 코드 및 표준 프로그래밍 모델을 활용해 광범위한 분야의 애플리케이션 세트에서 높은 성능을 달성할 수 있다. 제품의 플랫폼 디자인과 프로그래밍 모델, 균형 잡힌 성능은 엑사스케일을 향한 첫 번째 단계”라고 덧붙였다.나이츠 랜딩(Knights Landing)은 PCle 기반 카드 옵션뿐만 아니라, 마더 보드 소켓에 직접 탑재된 독립 프로세서로 사용 가능하다. 소켓형 옵션은 GPU와 가속기 솔루션에서 PCle 전송 데이터의 병목 현상의 대역폭과 프로그래밍 복잡성을 제거한다. 또 나이츠 랜딩은 최대 16GB의 고대역폭을 지원하는 온 패키지 메모리를 포함한다. 마이크론(Micron)사와의 파트너십을 통해 설계된 메모리는 DDR4 메모리에 비해 5배 향상된 대역폭을 제공하며, 최신 GDDR 기반 메모리와 비교해 5배 향상된 에너지 효율성, 3배 이상의 집적도를 전달한다. 통합 인텔 옴니 스케일 패브릭(Omni Scale Fabric)과 함께 사용할 경우, 나이츠 랜딩이 독립적 컴퓨팅 빌딩 블록으로 설치할 수 있게 돼 새로운 메모리 솔루션의 구성 요소 수를 줄이고 공간 및 전력 효율성을 높일 수 있다.60개 이상의 HPC용 실버몬트 아키텍처 기반 코어들로 구동되는 나이츠 랜딩은 최신 제품과 비교해, 테라플롭스(TFlops) 이상의 배정밀도(Double-precision) 성능과 3배 싱글 스레드(single-threaded) 성능을 제공할 것으로 예상된다. 독립 서버 프로세서인 나이츠 랜딩은 인텔 제온 프로세서 기반 플랫폼에 DDR4 시스템 메모리 수준의 성능 및 대역폭을 제공한다. 또 나이츠 랜딩은 인텔 제온 프로세서와 진 호환이 가능해 소프트웨어 개발자들이 보다 쉽게 다수의 기존 코드를 사용할 수 있도록 한다.별도의 시스템 구성 요소 업그레이드가 필요 없는 빠른 업그레이드 및 개별 구성 요소를 선호하는 고객들은 나이츠 랜딩과 인텔 옴니 스케일 패브릭 컨트롤러를 별도 PCle 기반 확장 카드로 사용할 수 있다. 인텔® 트루 스케일 패브릭(Intel® True Scale Fabric)과 인텔 옴니 스케일 패브릭 간 애플리케이션 호환성을 통해, 고객들은 별도의 애플리케이션 변환 없이도 새로운 패브릭 기술로 전환이 가능하다. 나이츠 랜딩 프로세서는 2015년 하반기에 시스템에 적용될 예정이다. 지난 4월 미국 국립 에너지 연구 과학 컴퓨팅 센터(NERSC, National Energy Research Scientific Computing)는 2016년, 5천 명 이상의 사용자와 7백 명 이상의 초대형 과학 프로젝트 지원하는 HPC 설치 계획을 발표한 바 있다.

인텔, 고성능 컴퓨팅 기반 재설계

차세대 인텔® 제온 Phi™ 프로세서, 기존 제품의 최대 3배 향상된 성능, 저 전력 제공

기사입력 2014-07-02 19:18:54

[산업일보]
국제 슈퍼 컴퓨팅 컨퍼런스에서 인텔은 최신 세대 제품에 관한 코드 최적화 투자의 이점을 확대시키는 새로운 ‘인텔® 제온 Phi™ 프로세서(코드명: 나이츠 랜딩-Knights Landing)’의 세부사항을 발표했다.
인텔® 제온 Phi™ 프로세서는 △온-패키지 △고대역폭 △온-패키지 메모리와 통합되는 빠른 속도의 패브릭이 특징이다. 오늘날 메모리와 패브릭은 슈퍼컴퓨터의 성능과 집적도를 결정하는 중요 구성 요소이다.

‘인텔® 옴니 스케일 패브릭’으로 불리는 새로운 상호 연결 기술은 차세대 고성능 컴퓨팅(HPC)의 요구사항에 맞춰 설계됐다. 차세대 인텔 제온 Phi 프로세서와 향후 인텔 제온 프로세서에도 통합될 예정이다. HPC 최적화 아키텍처 기반의 패브릭을 동반한 통합은 HPC 구축 시 요구되는 성능과 확장성, 안정성, 전력, 밀집도를 충족할 수 있다. 새로운 패브릭은 대량 생산을 통해 엔트리 수준의 성능과 가격 균형을 유지할 예정이다.

인텔 워크스테이션 · HPC의 찰스 위슈파드(Charles Wuischpard) 총괄 매니저(부사장)는 “인텔은 인텔 옴니 스케일 패브릭을 나이츠 랜딩에 통합함으로써 HPC 시스템의 기본 빌딩 블록을 근본적으로 재설계 하고 있으며, 이는 HPC 산업 분야의 주요 이정표가 될 것이다”라며 “나이츠 랜딩은 오늘날 메모리와 입 · 출력 성능의 문제를 해결할 진정한 의미의 다중 코어 프로세서”라고 말했다. 또 “이를 통해 프로그래머들은 기존 코드 및 표준 프로그래밍 모델을 활용해 광범위한 분야의 애플리케이션 세트에서 높은 성능을 달성할 수 있다. 제품의 플랫폼 디자인과 프로그래밍 모델, 균형 잡힌 성능은 엑사스케일을 향한 첫 번째 단계”라고 덧붙였다.

나이츠 랜딩(Knights Landing)은 PCle 기반 카드 옵션뿐만 아니라, 마더 보드 소켓에 직접 탑재된 독립 프로세서로 사용 가능하다. 소켓형 옵션은 GPU와 가속기 솔루션에서 PCle 전송 데이터의 병목 현상의 대역폭과 프로그래밍 복잡성을 제거한다. 또 나이츠 랜딩은 최대 16GB의 고대역폭을 지원하는 온 패키지 메모리를 포함한다. 마이크론(Micron)사와의 파트너십을 통해 설계된 메모리는 DDR4 메모리에 비해 5배 향상된 대역폭을 제공하며, 최신 GDDR 기반 메모리와 비교해 5배 향상된 에너지 효율성, 3배 이상의 집적도를 전달한다. 통합 인텔 옴니 스케일 패브릭(Omni Scale Fabric)과 함께 사용할 경우, 나이츠 랜딩이 독립적 컴퓨팅 빌딩 블록으로 설치할 수 있게 돼 새로운 메모리 솔루션의 구성 요소 수를 줄이고 공간 및 전력 효율성을 높일 수 있다.

60개 이상의 HPC용 실버몬트 아키텍처 기반 코어들로 구동되는 나이츠 랜딩은 최신 제품과 비교해, 테라플롭스(TFlops) 이상의 배정밀도(Double-precision) 성능과 3배 싱글 스레드(single-threaded) 성능을 제공할 것으로 예상된다. 독립 서버 프로세서인 나이츠 랜딩은 인텔 제온 프로세서 기반 플랫폼에 DDR4 시스템 메모리 수준의 성능 및 대역폭을 제공한다. 또 나이츠 랜딩은 인텔 제온 프로세서와 진 호환이 가능해 소프트웨어 개발자들이 보다 쉽게 다수의 기존 코드를 사용할 수 있도록 한다.

별도의 시스템 구성 요소 업그레이드가 필요 없는 빠른 업그레이드 및 개별 구성 요소를 선호하는 고객들은 나이츠 랜딩과 인텔 옴니 스케일 패브릭 컨트롤러를 별도 PCle 기반 확장 카드로 사용할 수 있다. 인텔® 트루 스케일 패브릭(Intel® True Scale Fabric)과 인텔 옴니 스케일 패브릭 간 애플리케이션 호환성을 통해, 고객들은 별도의 애플리케이션 변환 없이도 새로운 패브릭 기술로 전환이 가능하다.

나이츠 랜딩 프로세서는 2015년 하반기에 시스템에 적용될 예정이다. 지난 4월 미국 국립 에너지 연구 과학 컴퓨팅 센터(NERSC, National Energy Research Scientific Computing)는 2016년, 5천 명 이상의 사용자와 7백 명 이상의 초대형 과학 프로젝트 지원하는 HPC 설치 계획을 발표한 바 있다.