eASIC, 마스크 불필요한 스트럭처드 ASIC 개발

[산업일보]
미국의 eASIC 사는 ST마이크로 일렉트로닉스(ST)가 자사의 '1층 커스터마이즈 방식 스트럭처드 ASIC 기술'을 채용해, 프린터용 SoC(system on chip)에 대한 RTL(Register Transfer Language) 형식의 설계 데이터로부터 24시간에 테이프아웃을 완료했다고 밝혔다.

ST사는 커스터마이즈에 전자빔 리소그래피 방식을 채용해, 130nm 공정을 위한 1층 커스터마이즈 방식의 스트럭처드 ASIC(application specific integrated circuit)코어 'eASICore'의 라이센스 공여를 eASIC사로부터 부여받은 바 있으며, 프린터용 SoC 단기 설계 등에 적용할 방침을 밝히고 있다.

eASIC사의 스트럭처드 ASIC은 FPGA(Field Programmable Gate Array)와 마찬가지로 전기적인 프로그램이 가능한 룩업테이블(Look-up Table, LUT)을 어레이상에 펼쳐 놓은 구조를 취한다.

LUT 간의 접속 방식으로는 FPGA의 SRAM 스위치 대신 배선 사이의 비아(VIA) 1층만을 이용한다. 비아를 사용해 접속함으로써 SRAM 스위치를 사용하는 경우에 비해 LUT간의 배선 지연 시간을 줄일 수 있기에, FPGA보다 동작 속도를 고속화할 수 있다.

eASIC사의 스트럭처드 ASIC의 특징은 전자빔 리소그래피 기술을 사용, 회로를 커스터마이즈 할 수 있다는 점이다.

이는 마스크를 사용하지 않고 커스터마이즈가 가능하기 때문에, 고객에게 있어서는 LSI 개발비를 기존의 마스터 슬라이스 방식의 스트럭처드 ASIC을 사용하는 경우에 비해 대폭적으로 줄일 수 있게 된 것이다. 또 eASIC사의 스트럭처드 ASIC의 경우에는 생산 수량에 따라 1장의 마스크를 사용하여 회로를 커스터마이즈 하는 것도 가능하다고 한다.

eASIC의 스트럭처드 ASIC은 전자빔 리소그래피 방법에 적합하다. 한편, 기존의 스트럭쳐드 ASIC의 경우에는 회로 면적 전체의 약 30% 이상을 점유하는 배선층 전체를 그려야 할 필요가 있어 전자빔 리소그래피의 낮은 작업 수율이 더욱 큰 문제로 부각된다.




미디어다아라 김민수 기자(kms@daara.co.kr)