반도체 업계, 패키징 분야 효율성 제고로 시장 성장 노린다

[산업일보]
반도체 산업이 CMOS 스케일링의 한계에 다가갈수록 반도체 패키징은 성능 격차를 메울 수 있어야 한다는 요구가 늘어나고 있다. 특히, 반도체 업계는 저전력의 더욱 작고 빠른 디바이스를 계속 생산하기 위해 3D 스태킹과 기타 새로운 방식을 통해 패키징 혁신을 추진 중이다.

그러나, 이러한 시도로 인해 패키징 아키텍처는 더욱 복잡해지고, 새로운 제조 문제가 발생하고, 패키징 불량의 위험이 증가하고 있다. 뿐만 아니라, 불량이 발생한 물리적인 위치가 종종 복잡한 3D 구조에 묻혀 있기 때문에 불량 위치를 시각화하는데 있어 기존 방법들은 효과적이지 못한 경우가 있어 새로운 기술이 요구되고 있다.

이에 광학기술 전문 기업인 ZEISS는 22일 그랜드인터컨티넨탈 호텔에서 최근 반도체 패키징 분야에서 3D 기술의 필요성과 시장 상황을 설명하고 자사의 새로운 장비를 소개하는 자리를 마련했다.

발표자로 나선 ZEISS 공정제어솔루션 부분의 라즈 자미 사장은 “반도체 비용은 약 20nm부터 수평을 유지, 10nm부터 상승을 시작했으며 노드 사이의 기간 역시 연장되고 있다”며, “10nm 노드 전까지, 패키지 기술의 핵심 목표는 칩과 최종 제품의 성능을 악화하지 않는 것”이라고 말했다.

“앞으로 패키지 기술은 칩간 인터커넥트 밀도는 높이고 칩간 거리는 좁힘으로써 실질적인 성능 향상에 기여할 것을 주문하고 있다”고 말한 라즈 자미 사장은 “미래의 첨단 패키지는 고밀도 3D 구조를 사용함으로써 복잡도가 엄청나게 높아질 것”이라는 예상을 제시했다.

롤리 에스트라다 선임 마케팅 디렉터는 패키지가 점점 더 복잡해 짐에 따라 구조 분석 및 불량을 분석하는 과정에서 새로운 기법이 요구되고 있다는 점을 설명했다.

그는 “반도체 공정에서 미세화가 둔화되고 있으며, 트랜지스터 비용이 인상됨에 따라 패키징이 제조와 비용 간 간극을 메우는 데 기여해야 하는 상황이 됐다”며, “그 결과, 첨단 패키지 설계는 크게 복잡해지고 있으며, 고밀도 3D 아키텍처를 활용하기도 한다”고 언급했다.

“2D 엑스레이 및 기계적 단면 절단 같은 기존의 구조 분석 및 불량 분석 기법은 오늘날의 고밀도 3D 패키지 설계에는 부적합하다”고 말한 롤리 에스트라다 선임 마케팅 디렉터는 “이러한 시장의 변화를 충족하기 위해, 자이스는 자사의 패키징용 엑스레이 솔루션 포트폴리오를 확장 중”이라고 밝혔다.

한편, 이 자리에서는 ZEISS의 새로운 3D 엑스레이 이미징 솔루션 3종이 새롭게 공개되기도 했다.

이번에 발표된 솔루션은 각각 서브마이크론과 나노급 패키지 FA 작업에 사용되는 엑스레디아 600 시리즈 버사(Xradia 600-series Versa)와 엑스레디아 800 울트라 엑스레이 현미경(XRM), 그리고 새로운 엑스레디아 콘텍스트 마이크로CT(Xradia Context microCT) 등으로, 라즈 자미 사장은 “신제품들은 자이스 고객들이 불량 분석 성공률을 더욱 높일 수 있는 강력한 고해상 툴세트를 제공한다”고 밝혔다.