액텔, 리베로 최신 버전 발표 전 혼합신호 FPGA를 위한 ‘SMART’ 기능 제공 싱글칩 FPGA 솔루션 분야의 선두업체인 액텔(Actel)은 18일 자사의 FPGA(field-programmable gate arrays)를 이용한 설계의 유연성과 효율 및 성능을 대폭 향상시킬 수 있는 액텔 리베로(Actel Libero™) 통합개발환경(IDE)의 최신 버전을 발표했다. 이번에 발표된 Libero IDE 7.2는 액텔 퓨전(Actel Fusion), ProASIC3 및 RTAX-S 제품군을 사용하는 설계자들을 위한 IP 생성 기능이 새롭게 추가, 타이밍 및 전력 분석 기능을 강화한 것이 특징이다. 액텔의 애플리케이션 솔루션 마케팅 담당자인 제이크 추앙(Jake Chuang) 수석 디렉터는 “Libero IDE 7.2는 SoC, 혼합신호, 디스크리트 또는 아날로그 등 어떠한 분야이건 간에 설계자들이 퓨전(Fusion) 플랫폼을 십분 활용할 수 있도록 한다”며, “이 IDE는 새로운 스마트젠(SmartGen), 스마트타임(SmartTime) 및 스마트파워(SmartPower) 툴이 강화돼 설계자들의 효율과 FPGA 디바이스 성능을 향상시킬 뿐만 아니라, 최종 시스템의 비용을 절감하고 신뢰성을 높여준다”고 설명했다. 미디어다아라 이경옥 기자(withok2@daara.co.kr)

액텔, 리베로 최신 버전 발표

전 혼합신호 FPGA를 위한 ‘SMART’ 기능 제공

기사입력 2006-07-18 11:27:00

[산업일보]
싱글칩 FPGA 솔루션 분야의 선두업체인 액텔(Actel)은 18일 자사의 FPGA(field-programmable gate arrays)를 이용한 설계의 유연성과 효율 및 성능을 대폭 향상시킬 수 있는 액텔 리베로(Actel Libero™) 통합개발환경(IDE)의 최신 버전을 발표했다.

이번에 발표된 Libero IDE 7.2는 액텔 퓨전(Actel Fusion), ProASIC3 및 RTAX-S 제품군을 사용하는 설계자들을 위한 IP 생성 기능이 새롭게 추가, 타이밍 및 전력 분석 기능을 강화한 것이 특징이다.

액텔의 애플리케이션 솔루션 마케팅 담당자인 제이크 추앙(Jake Chuang) 수석 디렉터는 “Libero IDE 7.2는 SoC, 혼합신호, 디스크리트 또는 아날로그 등 어떠한 분야이건 간에 설계자들이 퓨전(Fusion) 플랫폼을 십분 활용할 수 있도록 한다”며, “이 IDE는 새로운 스마트젠(SmartGen), 스마트타임(SmartTime) 및 스마트파워(SmartPower) 툴이 강화돼 설계자들의 효율과 FPGA 디바이스 성능을 향상시킬 뿐만 아니라, 최종 시스템의 비용을 절감하고 신뢰성을 높여준다”고 설명했다.

미디어다아라 이경옥 기자(withok2@daara.co.kr)

뒤로 기사목록

산업일보 영상뉴스 모아보기

산업일보 페이스북 바로가기

산업일보 kidd@kidd.co.kr

이 기자의 다른기사 보기 >