본문 바로가기
  • 유해게시물신고
클럭 제너레이터 Si5338
임형준 기자|lhj@kidd.co.kr
페이스북 트위터 카카오스토리 네이버블로그 프린트 PDF 다운로드

클럭 제너레이터 Si5338

4개의 디스크리트 PLL 대체로 타이밍 아키텍처 단순화

기사입력 2008-12-19 10:18:23
페이스북 트위터 카카오스토리 네이버블로그 프린트 PDF 다운로드
클럭 제너레이터 Si5338
[산업일보]
실리콘랩의 MultiSynth 기술을 기반으로 하는 Si5338은 0.16~350MHz 범위의 모든 주파수를 합성하고 각 디바이스의 차동 출력 4개에 대해 최대 700MHz까지 주파수를 선택할 수 있으며, 디스크리트 PLL(phase-locked loop)를 단일 IC로 대체해 타이밍 아키텍처를 대폭 간소화할 수 있다.

업계에서 가장 뛰어난 주파수 유연성을 갖춘 클럭 및 오실레이터 솔루션을 제공하고자 하는 실리콘랩의 타이밍 전략에 맞춰, Si5338은 동급 최강의 성능과 통합 수준을 제공하는 동시에 차세대 통신 장비, 무선 기지국, 브로드캐스트 비디오, 테스트 및 계측, 데이터 수집 같은 애플리케이션의 디자인 사이클을 단축시킨다.

Si5338은 랜덤 지터(평균)이 1피코초(rms)로, 프로세서, FPGA, ASIC 메모리 및 물리층 트랜시버 등과 같은 다양한 IC를 위해 낮은 지터 클럭을 동시에 생성할 수 있다. 이 디바이스는 디바이스당 4개의 차동 출력 또는 8개의 단일 종단 출력을 생성하여 외부 클럭 분산 버퍼가 필요 없다. 주파수 외에도 각 출력 클럭을 공급 전압(1.5V, 1.8V, 2.5V, 3.3V) 및 단일 포맷(LVPECL, LVDS, CMOS, HCSL, SSTL, HSTL) 측면에서 독립적으로 구성할 수 있어 외부 레벨 변환기가 필요 없으며, BOM 비용과 복잡성이 줄어든다.

이외에도, Any-Rate, Any-Output 기능을 통해 고정 주파수 클럭 제너레이터, 디스크리트 레벨 변환기 및 크리스털 오실레이터를 단일 디바이스로 대체해 타이밍 아키텍처를 대폭 단순화하고 비용 및 점유 면적을 최소화하는 것은 물론, 전력을 기존 솔루션에 비해 50%나 줄일 수 있다.



0 / 1000
주제와 무관한 악의적인 댓글은 삭제될 수 있습니다.
0 / 1000




제품등록 무료 제품 거래 비용 없음!



산업전시회 일정




다아라 기계장터 제품등록 무료