반도체 미세 패턴 오류 제어 방법 개발 SK하이닉스㈜ 주재욱 수석, 10nm 후반 DRAM 수율 개선 최근 메모리 반도체 미세공정이 10nm 시대로 접어들면서 적층 레이어 간 패턴의 오버레이 중첩 기술은 극한에 직면해 있다. 이로 인해 반도체 패턴을 형성하는 포토 공정의 재작업율과 불량률은 제품의 수율과 생산성에 지장을 주고 있다.대한민국 엔지니어상 3월 수상자인 SK하이닉스㈜ 주재욱 수석은 반도체 미세 패턴의 정확한 배열을 위한 오류 제어 방법을 개발해 우리나라 반도체 산업 성장에 기여한 공로가 인정돼 수상자로 선정됐다.최근 몇 년 사이 DRAM(Dynamic Random Access Memory) 반도체의 회로 선폭이 20nm대 이하 수준으로 미세화가 진행되면서 오버레이 측정 결과와 소자의 오버레이 사이에 수 나노의 불규칙한 차이가 존재함이 밝혀졌고, 이로 인해 수율과 생산성에 어려움이 발생했다. 이에 주재욱 수석은 오차 수준을 개선하는 자동 보정시스템을 개발해 20nm대와 10nm 후반 DRAM 제품의 수율 개선과 생산성 향상을 이뤄냈다. 주재욱 수석은 “무엇보다 개발에 집중하느라 아내와 어린 자녀와 많은 시간을 보내지 못한 점을 미안하게 생각하며, 새로운 도전에 함께한 모든 구성원에게 감사를 전하고, 앞으로 대한민국의 반도체 산업이 국가의 기반산업으로 지속 발전할 수 있도록 노력할 것”이라고 밝혔다.

반도체 미세 패턴 오류 제어 방법 개발

SK하이닉스㈜ 주재욱 수석, 10nm 후반 DRAM 수율 개선

기사입력 2018-03-14 05:51:46

[산업일보]
최근 메모리 반도체 미세공정이 10nm 시대로 접어들면서 적층 레이어 간 패턴의 오버레이 중첩 기술은 극한에 직면해 있다. 이로 인해 반도체 패턴을 형성하는 포토 공정의 재작업율과 불량률은 제품의 수율과 생산성에 지장을 주고 있다.

대한민국 엔지니어상 3월 수상자인 SK하이닉스㈜ 주재욱 수석은 반도체 미세 패턴의 정확한 배열을 위한 오류 제어 방법을 개발해 우리나라 반도체 산업 성장에 기여한 공로가 인정돼 수상자로 선정됐다.

최근 몇 년 사이 DRAM(Dynamic Random Access Memory) 반도체의 회로 선폭이 20nm대 이하 수준으로 미세화가 진행되면서 오버레이 측정 결과와 소자의 오버레이 사이에 수 나노의 불규칙한 차이가 존재함이 밝혀졌고, 이로 인해 수율과 생산성에 어려움이 발생했다.

1천200개 이상의 보정 파라미터를 실시간 보정해 오버레이 실적 개선 및 재작업율 개선

이에 주재욱 수석은 오차 수준을 개선하는 자동 보정시스템을 개발해 20nm대와 10nm 후반 DRAM 제품의 수율 개선과 생산성 향상을 이뤄냈다.

주재욱 수석은 “무엇보다 개발에 집중하느라 아내와 어린 자녀와 많은 시간을 보내지 못한 점을 미안하게 생각하며, 새로운 도전에 함께한 모든 구성원에게 감사를 전하고, 앞으로 대한민국의 반도체 산업이 국가의 기반산업으로 지속 발전할 수 있도록 노력할 것”이라고 밝혔다.

뒤로 기사목록

산업일보 영상뉴스 모아보기

산업일보 페이스북 바로가기

이종수 기자 jslee0505@kidd.co.kr

이 기자의 다른기사 보기 >

부동산부 이종수 기자입니다. 지식산업센터, 공구유통상가, 공장, 토지 등 산업 부동산 분야의 알토란 같은 정보를 제공하겠습니다.