[산업일보]
3차원 V-낸드(3D V-NAND) 메모리의 고집적화 한계를 극복할 수 있는 기술이 카이스트(KAIST) 연구진에 의해 개발됐다.
카이스트는 전기및전자공학부 조병진 교수 연구팀이 머리카락 보다 얇은 반도체 층에 신소재인 ‘붕소 산질화물(Boron Oxynitride, 이하 BON)’을 적용해, 전자의 이동을 상황에 따라 선택적으로 제어하는 ‘스마트 출입문’ 구조를 구현했다고 20일 밝혔다.
반도체 메모리에서 데이터가 드나드는 통로 역할을 하는 ‘터널링층(Tunneling Layer)’은 성능과 안정성을 확보하는데 어려움을 겪어왔다.
원인은 기존 소재인 실리콘 산질화물(SiON)의 구조적 한계 때문이다. 데이터를 지우기 위해 통로를 넓히면 저장된 데이터가 휘발되고, 반대로 좁히면 데이터 삭제 속도가 느려지는 ‘트레이드오프(Trade-off)’현상이 발생했다. 이는 메모리 셀 하나에 5비트를 저장해, 같은 크기의 메모리에서 더 많은 정보를 저장할 수 있는 ‘펜타 레벨 셀(PLC)’ 기술 구현의 걸림돌로 작용해왔다.
연구팀은 이를 해결하고자 실리콘 기반 소재에서 벗어나 새로운 소재인 BON을 터널링층에 적용했다. BON의 전하 종류에 따라 문턱 높이가 달라지는 물리적 특성을 이용해, 데이터를 지울때 필요한 전하는 통과시키고 저장된 데이터를 의미하는 전자는 새어나가지 못하게 막는 ‘비대칭성 에너지 장벽’ 구조를 설계했다.
실험 결과 BON 터널링층을 적용한 소자는 이전보다 데이터 삭제 속도가 최대 23배 향상됐고, 수만번의 반복 사용후에도 성능 저하가 거의 없었다. 특히 32개의 미세한 전압 상태를 구분해야 하는 초고난도 펜타 레벨 셀 동작에서도 소자 간 데이터 분포를 3배 이상 정밀하게 제어했다.
조병진 교수는 보도자료에서 ‘차세대 초고용량 메모리 제조에 바로 적용할 수 있는 독창적 기술’이라며 ‘반도체 강국 대한민국의 기술 초격차를 유지하는데 크게 기여할 것’이라고 전했다.
한편, 이번 연구는 과학기술정보통신부의 국가반도체연구실지원 핵심기술개발사업의 지원을 받아 수행됐다. 카이스트 전기및전자공학부 강대현 석박사통합과정생이 제1저자로 주도했다. 지난해 12월 ‘국제전자소자학회(IEDM)’에서 발표됐고, 삼성전자가 주최한 ‘제32회 삼성휴먼테크논문대상’에서 대학 부문 전체 1위인 대상을 수상했다.